JAPANESE [JP,07-022540,A]

CLAIMS <u>DETAILED DESCRIPTION TECHNICAL FIELD PRIOR ART EFFECT OF THE INVENTION TECHNICAL PROBLEM MEANS OPERATION DESCRIPTION OF DRAWINGS DRAWINGS</u>

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely. 2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

[Claim 1] The surface of a portion exposed out of a semiconductor package of said heat sink in a heat sink for semiconductor packages by which it was embedded in a semiconductor package and the whole surface was exposed at least out of said semiconductor package is a heat sink for semiconductor packages characterized by having much irregularity of predetermined size.

[Claim 2] Much irregularity of said predetermined size is heat sinks for semiconductor packages according to

claim 1 which have a dimple configuration.

[Claim 3] Much irregularity of said predetermined size is heat sinks for semiconductor packages according to

claim 1 which have a crevice which decreases board thickness of a heat sink.

[Claim 4] Much irregularity of said predetermined size is heat sinks for semiconductor packages according to claim 1 or 3 in which said heat sink is prepared except for the neighborhood which touches said semiconductor package.

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely. 2.**** shows the word which can not be translated.

3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] About the heat sink for semiconductor packages, especially this invention processes it on the heat sink surface, and relates to the heat sink for semiconductor packages to which the surface area of a heat sink was made to increase.

[0002]

[Description of the Prior Art] Some methods of raising the thermolysis property of a semiconductor integrated circuit have been considered to the pyrexia accompanying the high increase in power of a semiconductor integrated circuit, and high integration. The thermolysis means of the common semiconductor integrated circuit to below is explained referring to <u>drawing 4</u> –8.

[0003] (1) As shown in drawing 4, there are some which raised the thermolysis property by one layer of leadframes. This is arranging two or more leads 10 for thermolysis to the tab 9 for carrying a chip, and one at a radial, and arranging a radiation fin out of a package, and raises the thermolysis property of a

semiconductor integrated circuit.

[0004] (2) As shown in <u>drawing 5</u>, there are some which included radiator material in the package. This raises a thermolysis property, shock resistance, and moisture resistance by arranging a heat sink 3 under the chip 2 through the mounting agent which is a thermal conductor, and closing a heat sink 1 in the resin mold layer 3.

[0005] (3) As shown in <u>drawing 6</u>, there are some which exposed the whole surface of a heat sink 1 out of the package. This raises the thermolysis property of a semiconductor integrated circuit, when the heat sink 1 with sufficient thermal conductivity is exposed in the resin mold layer 3 and it exposes a pad and its whole surface out of the resin mold layer 3.

[0006] (4) As shown in <u>drawing 7</u>, there are some which combined the heat sink 1 and the radiation fin 11. This forms a radiation fin 11 on the heat sink 1 embedded in the package, and raises a thermolysis property further.

[0007] (5) As shown in drawing 11, combine a heat sink 1 and a radiation fin 11 like the thermolysis means of the above (4). However, this differs from the above (4) at the point which has the form where the radiation fin 11 was formed out of the package.

[8000]

[Problem(s) to be Solved by the Invention] However, the thermolysis means mentioned above has the

following problems.

[0009] Since it corresponds to the further high increase in power of a semiconductor integrated circuit when preparing a radiation fin out of a package at the thermolysis means of (1), it is necessary to prepare a bigger radiation fin. However, when a radiation fin is enlarged, the problem that the number of pins of a lead must be decreased on the contrary exists.

[0010] In order to make the thermolysis means of (2) correspond to the high increase in power of a semiconductor integrated circuit, it is necessary to incorporate bigger radiator material in a package. However, even if it enlarges radiator material, it is not improved but heat transfer between air and a package has the problem that a limit is in the size which can incorporate radiator material with the configuration of a package. Therefore, the thermolysis means of (2) cannot be made to apply only to an about [2W] output. [0011] Since a heat sink is exposed out of a package, heat transfer with air is also improved and the thermolysis means of (3) can be fitted to the high power beyond 2W. However, a limit is still in the thermolysis from a heat sink to the outside of a package, and there is a problem in making it correspond to the further high increase in power of a semiconductor integrated circuit.

[0012] Since a radiation fin becomes the form which projects to the exterior from the interior of a package, the thermolysis means of (4) has the problem that the conventional metal mold used in case the resin mold

for assembling to a semiconductor package is given cannot be used.

[0013] Since unlike the thermolysis means of (4) a radiation fin is attached after embedding a heat sink, the conventional metal mold can be used for the thermolysis means of (5). However, since cost starts since the large-sized radiation fin is required and the thickness of the whole package increases in order to raise a thermolysis property, there is a problem which is said when it comes to the failure to high density assembly. [0014] Moreover, (1) – (5) mentioned above is not asked, but there is a problem of it becoming impossible to be able to finish supporting a heat sink from the lack of on the strength of the lead by the formation of many pins of a lead.

[0015] Therefore, the purpose of this invention is to offer the compact heat sink for semiconductor packages which can respond to the high increase in power of a semiconductor integrated circuit.

[0016]

[Means for Solving the Problem] In order that this invention may solve the above-mentioned technical problem, the surface of a portion exposed out of a semiconductor package of a heat sink offers a heat sink for semiconductor packages characterized by having much irregularity of predetermined size.

[0017] Much irregularity of the above-mentioned predetermined size may have a dimple configuration. Moreover, it is made for a portion exposed out of a semiconductor package of the above-mentioned heat sink to have a crevice for decreasing board thickness of a heat sink, or much irregularity of predetermined size may be made to be prepared except for the neighborhood where a heat sink touches a semiconductor package.

[0018]

[Function] By preparing much irregularity of predetermined size in the heat sink surface exposed out of the semiconductor package, the surface area of a heat sink becomes large.

[0019] Moreover, since the crevice which decreases the board thickness of a heat sink was established in the portion exposed out of the semiconductor package of a heat sink, a heat sink is lightweight-ized. Furthermore, much irregularity of predetermined size can prevent that the resin by mold processing flows into the surface of the heat sink which has such irregularity, if it is made for a heat sink to prepare except for the neighborhood which touches a semiconductor package. [0020]

[Example 1] The 1st example of this invention is explained to it at details, referring to a drawing to below. The cross section of the semiconductor package of this example is shown in <u>drawing 1</u>. This semiconductor package is prepared on a chip 2 and a chip 2 in the resin mold 5, and has the bonding wire 6 which connects the heat sink 1 to which the surface of the resin mold 5 was made to expose that whole surface, the inner lead 4 prepared on the insulating material 5, and a chip 2 and an inner lead 4.

[0021] By rolling out with the roll which performed recessing into the portion exposed to the surface of the resin mold 5 of a heat sink 1, embossing is performed and the surface of a heat sink 1 has become wave-like. Thereby, the heating surface area to the air of a heat sink 3 increases, and the cooling effectiveness of a chip 2 improves. In addition, it cannot be overemphasized that the surface treatment of a heat sink 1 may be replaced with embossing, and dimple processing and other processings similar to this may be performed.

[0022] In addition, height h of a heat sink 1 is made to be the same as that of h' shown in the height of the conventional heat sink, for example, <u>drawing 6</u> mentioned above. Resin mold can be performed by this using the conventional metal mold, and it is economical.

[0023] In addition, according to the semiconductor package of this example, about 15 degrees C of places which can lower about 40 degrees C of temperature of the chip which generated heat with the output of 2W by the conventional semiconductor package shown in <u>drawing 6</u> can be lowered further.

[Example 2] The 2nd example of this invention is explained to it at details, referring to a drawing to below. In addition, explanation of the configuration to which the example explained below is common in the 1st example of the above, and an operation is omitted, and only a different point is explained.

[0025] In the heat sink 1 of the 1st example mentioned above, in case the resin mold to which a semiconductor package is made is given, resin may flow into the embossing section of a heat sink 1, thermal resistance of an air-heat sink can be made to increase on the contrary, the degree of adhesion of the resin mold 5 and a heat sink 1 cannot be maintained enough, but it may become the cause which the defect of a product generates.

[0026] Therefore, in this example, as shown in <u>drawing 2</u>, it decided to form the plane section 7 which does not perform embossing in the neighborhood a heat sink 1 touches the resin mold 5. By forming this plane section 7, in the case of mold, resin does not flow into the embossing section and it can use like the erector of the conventional semiconductor package as it is.

[Example 3] The 3rd example of this invention is explained to it at details, referring to a drawing to below. If many pin-ization of a lead is advanced, in order that the pin pitch of a lead may decrease, the reinforcement of a lead runs short and there is a possibility that it may become impossible to bear the weight of a heat sink

[0028] Therefore, in this example, as shown in $\frac{\text{drawing }3}{\text{drawing }}$, it decided to form a crevice 8 in the portion exposed out of the resin mold 5 of a heat sink 1, and embossing was performed to the base of this crevice $\frac{1}{2}$

[0029] By forming this crevice 8, in the case of mold, resin does not flow into the embossing section and it can use like the erector of the conventional semiconductor package as it is.

[0030] In addition, according to the semiconductor package of this example, even if it was pyrexia of the chir generated with the output of 2W, temperature rose only by about 5 degrees C by thermolysis of a heat sink 1, but the thermolysis property improved compared with what does not have a crevice 8 you to be Haruka. Moreover, if the heat sink 1 of this example is used, about 50 degrees C can be lowered from the temperature which rose by pyrexia of the chip when not using the heat sink.

[0031] In addition, in the 1st and 2nd examples, when it is necessary to raise a thermolysis property more, the radiation fin 11 same with being shown in <u>drawing 5</u> may be formed.
[0032]

[Effect of the Invention] As mentioned above, in the heat sink for semiconductor packages of this invention, since embossing was performed on the surface of the heat sink, the surface area of a heat sink can

increase and the cooling effect of a semiconductor package can be raised. Therefore, it can respond to a high increase in power and the semiconductor integrated circuit integrated highly more. [0033] Moreover, a heat sink can write not preparing embossing in the portion which touches a semiconductor package, can prevent the influx of resin, and can use the conventional assembly equipment

and a production process as it is.

[0034] Furthermore, a heat sink can be lightweight-ized, maintaining thermolysis nature, since the crevice was established in the heat sink, board thickness of a heat sink was **(ed) and embossing was performed to the base of this crevice.

* NOTICES *

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

.....

- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]	
-------------------------------------	--

- [Drawing 1] It is the cross section showing the 1st example of this invention.
- [Drawing 2] It is the cross section showing the 1st example of this invention.

 [Drawing 3] It is the cross section showing the 2nd example of this invention.

 [Drawing 4] It is the cross section showing the 3rd example of this invention.

 [Drawing 5] It is the cross section showing the conventional thermolysis means.

 [Drawing 6] It is the cross section showing the conventional thermolysis means.

 [Drawing 7] It is the cross section showing the conventional thermolysis means.

- Drawing 8 It is the cross section showing the conventional thermolysis means.
- [Description of Notations]
- 1 Heat Sink 2 Chip
- 3 Resin Mold 4 Inner Lead
- 5 Insulating Material 6 Bonding Wire
- 7 Plane Section 8 Crevice
- 9 Tab 10 Lead
- 11 Radiation Fin

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-22540

(43)公開日 平成7年(1995)1月24日

(51) Int. Cl. 6

識別記号

FΙ

H01L 23/28

B 8617-4M

23/29

H01L 23/36

٨

審査請求 未請求 請求項の数4 FD (全4頁)

(21)出願番号

特願平5-191997

(22)出願日

平成5年(1993)7月6日

(71)出願人 000002897

大日本印刷株式会社

東京都新宿区市谷加賀町一丁目1番1号

(71)出願人 000005120

日立電線株式会社

東京都千代田区丸の内二丁目1番2号

(72)発明者 山口 雄二

東京都新宿区市谷加賀町一丁目1番1号

大日本印刷株式会社内

(72)発明者 横溝 健治

茨城県土浦市木田余町3550番地 日立電線

株式会社システムマテリアル研究所内

(74)代理人 弁理士 平田 忠雄 (外1名)


最終頁に続く

(54) 【発明の名称】半導体パッケージ用放熱板

(57)【要約】

【目的】 半導体集積回路の高出力化に対応でき、かつ、コンパクトにする。

【構成】 半導体パッケージ用放熱板1の樹脂モールド 5外に露出された部分の表面は、所定の形状の多数の凹凸が設けられている。



10

【特許請求の範囲】

【請求項1】 半導体パッケージ内に埋め込まれ、少な くとも一面が前記半導体パッケージ外に露出された半導 体パッケージ用放熱板において、

1

前記放熱板の半導体パッケージ外に露出された部分の表 面は、所定のサイズの多数の凹凸を有することを特徴と する半導体パッケージ用放熱板。

【請求項2】 前記所定のサイズの多数の凹凸は、ディ ンプル形状を有する請求項1記載の半導体パッケージ用 放熱板。

【請求項3】 前記所定のサイズの多数の凹凸は、放熱 板の板厚を減少させる凹部を有する請求項1記載の半導 体パッケージ用放熱板。

【請求項4】 前記所定のサイズの多数の凹凸は、前記 放熱板が前記半導体パッケージに接する付近を除いて設 けられる請求項1又は3記載の半導体パッケージ用放熱

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体パッケージ用放 20 熱板に関し、特に、放熱板表面に加工を施し、放熱板の 表面積を増加させた半導体パッケージ用放熱板に関す

[0002]

【従来の技術】半導体集積回路の高出力化及び高集積化 に伴う発熱に対し、半導体集積回路の放熱特性を向上さ せるいくつかの方法が考えられてきた。以下に一般的な 半導体集積回路の放熱手段を図4~8を参照しつつ説明 する。

【0003】(1) 図4に示されるように、リードフ 30 レーム一層で放熱特性を向上させたものがある。これ は、チップを載せるためのタブ9と一体に複数の放熱用 リード10を放射状に配置し、かつ、放熱フィンをパッ ケージ外に配置することで、半導体集積回路の放熱特性 を向上させたものである。

【0004】(2) 図5に示されるように、パッケー ジに放熱部材を組み込んだものがある。これは、放熱板 3を、熱良導体であるマウント剤を介してチップ2の下 方に配置し、放熱板1を樹脂モールド層3で封止するこ とにより、放熱特性、耐衝撃性及び耐湿性を向上させた 40 ものである。

【0005】(3) 図6に示されるように、放熱板1 の一面をパッケージの外に露出させたものがある。これ は、樹脂モールド層3内に熱伝導性が良い放熱板1を埋 込み、その一面を樹脂モールド層3外に露出させること により、半導体集積回路の放熱特性を向上させたもので

図7に示されるように、放熱板1 [0006] (4) と放熱フィン11とを組み合わせたものがある。これ は、パッケージ内に埋め込まれた放熱板1上に放熱フィ 50 決するため、放熱板の半導体パッケージ外に露出された

ン11を設け、放熱特性を更に向上させたものである。 【0007】(5) 図11に示されるように、上記 (4)の放熱手段と同様、放熱板1と放熱フィン11と を組み合わせたものである。ただし、これは、パッケー ジの外に放熱フィン11を設けた形になっている点で上 記(4)と異なっている。

[0008]

【発明が解決しようとする課題】しかしながら、上述し た放熱手段は以下のような問題がある。

【0009】(1)の放熱手段に放熱フィンをパッケー ジ外に設ける場合は、半導体集積回路の更なる高出力化 に対応するために、より大きな放熱フィンを設ける必要 がある。しかし、放熱フィンを大きくすると、その反対 にリードのピン数を減少させなければならないという問 題がある。

【0010】(2)の放熱手段を半導体集積回路の高出 力化に対応させるためには、より大きな放熱部材をパッ ケージ内に組み込む必要がある。しかし、放熱部材を大 きくしても、空気とパッケージ間の熱伝達は改善され ず、パッケージの形状により放熱部材を組み込むことが できるサイズに限界があるという問題がある。したがっ て、(2)の放熱手段は、2W程度の出力までしか適用 させることができない。

【0011】(3)の放熱手段は、放熱板がパッケージ の外に露出されるため、空気との熱伝達も改善され、2 W以上の高出力に適応させることができる。しかし、未 だ放熱板からパッケージの外への放熱に限界があり、半 導体集積回路の更なる高出力化に対応させるには問題が ある。

【0012】(4)の放熱手段は、放熱フィンがパッケ ージ内部から外部へ突出する形になるため、半導体パッ ケージに組み立てるための樹脂モールドを施す際に用い られる従来の金型を用いることができないという問題が ある。

【0013】(5)の放熱手段は、(4)の放熱手段と 異なり、放熱板を埋め込んだ後に放熱フィンが取り付け られるため、従来の金型を用いることができる。しか し、放熱特性を向上させるには、大型の放熱フィンが必 要であるためコストがかかり、パッケージ全体の厚みが 増すため、高密度実装への障害となるという問題があ

【0014】また、上述した(1)~(5)を問わず、 リードの多ピン化によるリードの強度不足から、放熱板 を支えきれなくなるという問題がある。

【0015】したがって、本発明の目的は、半導体集積 回路の高出力化に対応できるコンパクトな半導体パッケ ージ用放熱板を提供することにある。

[0016]

【課題を解決するための手段】本発明は、上記課題を解

部分の表面は、所定のサイズの多数の凹凸を有すること を特徴とする半導体パッケージ用放熱板を提供する。

【0017】上記所定のサイズの多数の凹凸は、ディン プル形状を有するものであっても良い。また、上記放熱 板の半導体パッケージ外に露出された部分は、放熱板の 板厚を減少させるための凹部を有するようにするか、又 は、所定のサイズの多数の凹凸は、放熱板が半導体パッ ケージに接する付近を除いて設けられるようにしても良 い。

[0018]

【作用】半導体パッケージの外に露出された放熱板表面 に所定のサイズの多数の凹凸を設けることにより、放熱 板の表面積が大きくなる。

【0019】また、放熱板の半導体パッケージ外に露出 された部分には、放熱板の板厚を減少させる凹部を設け たので、放熱板が軽量化される。更に、所定のサイズの 多数の凹凸は、放熱板が半導体パッケージに接する付近 を除いて設けるようにすると、これらの凹凸を有する放 熱板の表面にモールド加工による樹脂が流れ込むことを 防止できる。

[0020]

【実施例1】以下に、本発明の第1実施例を図面を参照 しつつ詳細に説明する。図1には、本実施例の半導体パ ッケージの断面が示されている。この半導体パッケージ は、樹脂モールド5内に、チップ2と、チップ2上に設 けられ、樹脂モールド5の表面にその一面を露出させた 放熱板1と、絶縁材5上に設けられたインナーリード4 と、チップ2とインナーリード4とを接続するボンディ ングワイヤ6とを有している。

【0021】放熱板1の樹脂モールド5の表面に露出さ 30 れる部分には、溝加工を行ったロール等で圧延を行うこ とによってエンボス加工が施され、放熱板1の表面は波 状になっている。これにより、放熱板3の空気に対する 伝熱面積が増加し、チップ2の冷却効率が向上する。 な お、放熱板1の表面処理は、エシボス加工に代えて、デ ィンプル加工、その他これに類する処理を施しても良い ことはいうまでもない。

【0022】なお、放熱板1の高さhは、従来の放熱板 の高さ、例えば、上述した図 6 中に示された h'と同様 にする。これにより、従来の金型を用いて樹脂モールド 40 を行うことができ経済的である。

【0023】なお、本実施例の半導体パッケージによれ ば、図6に示される従来の半導体パッケージで、2Wの 出力によって発熱したチップの温度を40℃程度下げる ことができるところを、更に、15℃程度下げることが できる。

[0024]

【実施例2】以下に、本発明の第2実施例を図面を参照 しつつ詳細に説明する。なお、以下に説明する実施例 は、上記第1実施例と共通する構成及び作用の説明は省 50 で、放熱性を維持しつつ、放熱板を軽量化することがで

略し、相違する点についてのみ説明する。

【0025】上述した第1実施例の放熱板1において は、半導体パッケージに仕上げる樹脂モールドを施す際 に放熱板1のエンボス部に樹脂が流れ込むことがあり、 空気-放熱板の熱抵抗をかえって増加させてしまうこと や、樹脂モールド5と放熱板1との密着度を十分保つこ とができず、製品の不良が発生する原因となることがあ る。

【0026】そのため、本実施例においては、図2に示 されるように、放熱板1が樹脂モールド5に接する付近 にはエンボス加工を施さない平面部7を設けることにし た。この平面部7を設けることにより、モールドの際、 樹脂がエンボス部に流れ込むことがなく、従来の半導体 パッケージの組立工程がそのまま利用できる。

[0027]

20

【実施例3】以下に、本発明の第3実施例を図面を参照 しつつ詳細に説明する。リードの多ピン化を進めると、 リードのピンピッチが減少するため、リードの強度が不 足し、放熱板の重みに耐えられなくなる虞がある。

【0028】そのため、本実施例においては、図3に示 されるように、放熱板1の樹脂モールド5の外に露出さ れた部分に凹部8を形成することにし、この凹部8の底 面にエンボス加工を施した。

【0029】この凹部8を設けることにより、モールド の際、樹脂がエンボス部に流れ込むことがなく、従来の 半導体パッケージの組立工程がそのまま利用できる。

【0030】なお、本実施例の半導体パッケージによれ ば、2Wの出力によって発生したチップの発熱であって も、放熱板1の放熱で5℃程度しか温度が上昇せず、凹 部8を有しないものに比べて放熱特性が遙かに向上し た。また、本実施例の放熱板1を使用すると、放熱板を 使用していない場合におけるチップの発熱により上昇し た温度から50℃程度下げることができる。

【0031】なお、第1及び第2実施例において、より 放熱特性を向上させる必要がある場合には、図 5 に示さ れるのと同様な放熱フィン11を設けても良い。


[0032]

【発明の効果】以上のように、本発明の半導体パッケー ジ用放熱板においては、放熱板の表面にエンボス加工を 施したので、放熱板の表面積が増加し、半導体パッケー ジの冷却効果を向上させることができる。したがって、 より高出力化、高集積化された半導体集積回路に対応す ることができる。

【0033】また、放熱板が半導体パッケージに接する 部分にエンボス加工を設けないこととしたため、樹脂の 流れ込みを防止でき、従来の組立設備及び工程をそのま ま利用することができる。

【0034】さらに、放熱板に凹部を設けて放熱板の板 厚を薄し、この凹部の底面にエンボス加工を施したの

【符号の説明】



フロントページの続き

(72) 発明者 香川 学

茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内

(72)発明者 大場 誠

茨城県土浦市木田余町3550番地 日立電線 株式会社システムマテリアル研究所内